加利福尼亞州圣何塞2021年8月5日 /美通社/ -- 面向物聯網（IoT）、移動和汽車SoC的半導體IP領先提供商Arasan Chip Systems宣布立即提供符合開放Nand閃存接口（ONFI）5.0規(guī)范的Nand閃存全IP解決方案。Arasan面向ONFI v5.0 NAND閃存的全IP解決方案包括主機控制器IP、PHY IP和軟件堆棧。ONFI 5.0標準比之前的ONFI 4.2標準快50%。ONFI測試芯片可在12nm晶圓上使用。

該NAND閃存控制器IP支持以前所未有的速度輕松可靠地訪問片外NAND閃存器件。更新后的控制器能以各種速度支持所有ONFI規(guī)范模式。這包括最新的NV-LPDDR4模式，以及傳統(tǒng)的單數據速率（異步）、NV-DDR（同步）、NV-DDR2和NV-DDR3雙數據速率模式。  它支持這些接口模式的所有計時模式，從10MHz的低速模式到全新的1200MHz (2.4GT/S) 輸入輸出速度。在Arasan的ONFI主機控制器系列中，其ONFI 5.0主機控制器IP是第一個帶有經過全面驗證的AXI接口的主機控制器。它包含獨特的微控制器架構，可確保每條ONFI數據路徑都能以多線程方式得到充分利用。Arasan的ONFI 5.0主機控制器IP還具有完整的分散聚合直接內存訪問 (DMA) 算法，能夠以與閃存接口速度匹配的速度從閃存轉向系統(tǒng)存儲器。

Arasan的ONFI 5.0 PHY IP設計用于與他們的ONFI 5.0主機控制器IP無縫連接。Arasan的ONFI 5.0 PHY具有完整的SDR、NV-DDR、NV-DDR2、NV-DDR3和NV-LPDDR4發(fā)送接收功能，支持ONFI規(guī)范中定義的所有速度，同時仍然向后兼容ONFI規(guī)范的較早版本。  Arasan ONFI 5.0 PHY支持數據培訓、各種功率驅動和ZQ校準，可確保最大工作速度和最佳信號完整性。PHY采用鎖相環(huán)（PLL）/數字鎖相環(huán)（DLL）組合，可提供非常靈活的頻率訪問。 PHY還在所有ONFI接口引腳上提供靜電放電（ESD）保護。

ONFI 5.0 NAND閃存控制器IP和PHY可立即獲得許可。PHY可在12nm以及以下節(jié)點中使用。